myGully.com - Hilfe bei VHDL

Jaja verprügelt mich ruhig. Ich weiß das VHDL keine Programmiersprache ist sondern eine Hadware Beschreibungssprache :P

Ist halt aber immer noch Syntax mäßig ähnlich angehaucht und kommt hier im Forum auch am nächsten.

Es geht um die Testbanch. Wie kann ich bei der Simulation den Wert den ein asset prüfen soll aus einen array auslesen. Mit

arrayname(j)(0)

j als zählvariable und 0 als 0. Stelle hat das nicht geklappt.

Bevor ich mir hier die Mühe mache den Code rauszukramen ist überhaupt die Frage ob jemand hier VHDL beherscht...

Wäre auf jeden Fall nett danke.

Also falls noch einer kommt und da ich eh grad in der Uni bin hier mein Problem:

Zitat:

stimuli : process
begin
testLoop : for j in 0 to 7 loop
a <= testbenchArray(j)(4);
b <= testbenchArray(j)(3);
carryIn <= testbenchArray(j)(2);
assert carryOut = testbenchArray(j)(1); report "Fehler in der carryOut";
assert sum = testbenchArray(j)(0) report "Fehler in der sum";
wait for 15 ns;
end loop;

Problem dabei ist das beim assert carryOut und sum jeweils ein fehler ausgegeben wird obwohl die richtige Zuweisung vorliegt. z.b. bei a=0 b=0 carryIn=0 soll sum und carryOut auch = 0 sein. In der Simulation ist es das auch aber im assert wirft er mir trozdem einen Fehler aus. Naja mal sehen ob noch jemand kommt :D